微机原理与接口技术学习笔记 从8086至Pentium Ⅲ

自从1978年6月推出8086微处理器以后，到1999年初Pentium Ⅲ芯片问世，80X86系列微处理器不仅在PC机市场占有主流地位，同时正向计算机各个应用领域发展，本节简要介绍8086以后各种X86芯片的主要特点，使读者对整个80X86系列的发展有一个全面了解。

    2.5.1 80286、80386和80486微处理器

    1．80286 微处理器

    80286是美国Intel公司于1982年推出的一种高性能的16位微处理器，片内集成有存储管理和保护机构，能用四层特权支持操作系统和任务的分离，同时也支持任务中的程序和数据的保密。80286是8086向上兼容的微处理器，有两种工作方式——实方式（又称实地址方式）和保护方式（又称保护虚地址方式）。在实方式中，80286兼容了8086的全部功能，8086的汇编语言源程序不做任何修改可以在80286中运行。在保护方式中，80286把实方式的能力和存储器管理，对虚拟存储器的支持以及对地址空间的保护集为一体，使80286能可靠地支持多用户和多任务系统。80286有24条地址线，在实方式下只使用20条地址线，有2∧20字节（1M）的寻址能力，这与8086相同；在保护方式下，使用24条地址线，有2∧24字节（16MB）寻址能力，它能将每个任务的2∧30字节（1024M即1GB）的虚地址映射到2∧24字节的物理地址中去。

    80286及其指令系统规定80286的存储空间由可变长度的段组成，每一个段是一个可以长达64KB的相邻字节序列（段长小于等于64KB）。这里的存储空间包括物理存储器和虚拟存储器，这些段按不同用途被分为代码段、数据段、堆栈段和附加段等，在保护方式下，还有任务状态段TSS（Task State Segment）和描述子表段DTS（Descriptor Table Segment）。

任务状态段是在保护方式或多任务作业时，存放一个任务的80286全部当前状态，每个任务都有一个任务状态段。描述子表段的每一段存放一个被称为描述子表的常驻内存表。在保护方式下，80286提供三类描述子表：全局描述子表GDT（Gnbal Descripror Table）和中断描

述子表IDT（Interrupt Descriptor Table）各一个，局部描述子表LDT（Local Descriptor Table）多个，每一个任务都有一个自己的局部描述子表，段与段之间相互独立，段的位置不受限制，段与段之间可以连续排列，也可以不连续，还可以重叠。每一段的起始地址称为段基地址（Seguent Base Address）或段地址，段的长度称为段限（Limit），段限应小于或等于64 KBKB。

    在保护方式下，每个任务的虚拟存储空间最大由16384个64KB的段组成（即1024MB）。该虚地址空间最终被映射到最大容量为16MB的物理存储器中。保护方式下的存储器段是否可读、可写或可被执行等特性由存储器段的描述子定义。

    保护方式的存储器寻址也使用32位指针，包含一个16位的选择子分量和一个16位的偏移 量分量。但选择子的内容不再是一个物理存储器的地址的高16位，而是进入某一个存储器常驻表的变址值．所要求的段的24位段基地址要从存储器中的表内取得。16位偏移量用来加到段基地址上．形成24位的物理地址，如图2-20所示。中断描述子表IDT是保护方式下的中断向量表，用来定义多达256种中断。在IDT中包含任务门、中断门和自陷门，80286为这种数据结构提供了一个24位的段基地址寄存器和一个16位的段限寄存器，合称中断描述子表寄存器IDTR。

          图2-20  保护方式下的存储器寻址

在保护方式下，80286采用描述子和选择子这样的数据结构来实现内存的寻址，描述子用来描述某一存储段的特性（段基址、段限和访问权字节等）的数据结构、选择子用来从相应的描述子表中选择所需要的描述子。二者配合以实现存储器的寻址。

    2．80386微处理器

    80386是Intel公司于1985年10月推出的一种高性能的32位微处理器，它与8086、80286

相兼容，是为高性能的应用领域与多用户、多任务操作系统而设计的一种高集成度的芯片。80386具有片内集成的存储器管理部件和保护机构，它的数据线是32位，内部的寄存器结构和操作也是32位，具有32位地址线，能直接寻址4GB（1G为1024MB）的物理地址空间，它的虚拟存储空间为64TB （1TB为1024GB）。    80386有8个32位通用寄存器，如图2-21所示。

 图2-21 80386的通用寄存器

    这8个32位通用寄存器是8086的16位通用寄存器的扩展，也可作为16位寄存器存取（以AX、BX、CX、DX、BP． SP、SI和DI为名访问通用寄存器的低16位），其中AX、BX、CX和DX，又可看作8位寄存器对，其高8位和低8 位可单独存取。

    80386的指令指针EIP是一个32位寄存器，是IP的扩展，与80386的32条地址线相对应。

    80386的EFLAGS也是一个32位寄存器，其中定义了14位。

    80386有6个16位段寄存器，称为选择子，分别为CS、SS、DS、ES、FS和GS，其中FS和GS为80386新增的，目的是减轻ES的负担，并能更好地配合适用于通用寄存器组的基址和变址寄存器。

    80386中每一个段寄存器都有一个与之相联系的段描述子寄存器，用来描述一个段的段基地址、段限（段的范围）和段的属性等，每个段描述子寄存器保存64位信息，其中32位为段基地址，另外32位为段限和其它一些必要的属性。段寄存器是程序员可见的，而段描述子寄存器对程序员而言是透明的。段寄存器和段描述于寄存器如图2-22所示。
          图2-22  80386的段寄存器和段描述子寄存器

    此外，80386还有系统地址寄存器、控制寄存器、调试寄存器和测试寄存器等。

    80386有三种存储器地址空间——逻辑地址、线性地址和物理地址，这三种地址的关系如图2-23所示。

 图2-23 地址空间的转换

    （1）逻辑地址。又称“虚拟地址”，由一个选择子（段选择子）和一个偏移量组成。偏

移量即在存储器操作数的九种寻址方式中求得的有效地址EA。 80386的每个任务有一个最大为16KB的选择子，而偏移量为32位，可以有4GB，从而每个任务可以有64TB（即2∧46）的逻辑地址空间。

    （2）线性地址。80386芯片内的分段部件将逻辑地址空间转换为32位的线性地址空间。分段部件如何完成逻辑地址到线性地址的转换是实地址方式和保护方式的主要区别。在实地址方式下，段寄存器中的内容即段基值，分段部件把段基值左移4位形成20位的段基地址，加上16位偏移量形成线性地址。而在保护方式下，每个选择子都有一个32位的线性基地址与之相联系。段寄存器的内容中有一个INDEX（描述于入口变址值），由该值可以从全局描述子表或局部描述子表中读出相应的线性基地址，然后与32位的偏移量相加，从而形成最后的线性地址。

    （3）物理地址。80386芯片内的分页部件将线性地址空间转换为物理地址空间，物理地址就是在芯片引脚上出现的地址。如果不允许分页部件操作，则分段部件转换后的32位线性地址即为物理地址。

    80386有三种工作方式：实方式、保护方式和虚拟8086方式。

    （1）实方式。80386在实方式下的工作原理和8086相同，主要差别是80386可以处理32位的数据，如进行32位的寄存器的运算，以及偏移地址在64KB以内的32位的数据传送。另外，在实方式下80386新增加的两个段寄存器FS和GS是可用的。

    实方式是80386在复位后立即出现的工作方式，即使是想让系统运行在保护方式，起动程序（系统初始化或引导）也需要在实方式中运行，以便初始化保护方式。

    （2）保护方式。80386在保护方式下可以访问4G字节的物理存储空间，段的长度在启动页功能时是4G字节，不启动页功能时是1M字节，页功能是可选的。在这种方式下，可以引入虚拟存储器的概念，以扩充软件所占有的存储器空间。

    保护方式是支持多任务的方式，提供了一系列的保护机制——任务地址空间的分离。0～3共4个特权级、有特权指令、段和页的访问权限（如：只读、只执行）和段限检查。

    以虚拟8086方式（又称“V86方式”）。虚拟8086方式是既有保护功能，又能执行8086代码的工作方式，是一种动态方式。在这种方式中，80386能够迅速、反复进行V86方式和保护方式之间的切换。从保护方式进人V86方式执行8086程序，然后离开V86方式，进入保护方式继续执行固有的80386程序。

    80386的三种工作方式之间的转换如图2-24所示。

图2-24 80386的三种工作方式

    图中PE——保护方式允许，是80386控制寄存器CRO中的1位。

    在80286以上的微处理器中，内部中断称为“异常”。

    3．80486微处理器

    Intel公司于1989年4月推出了一种新的32位微处理器80486，同80386相比，在相同的工作频率下，其处理速度提高了2～4倍。80486采用了RISC（Reduced Instruction Set Computer，精简指令系统计算机）技术，降低了执行每条指令所需要的时钟数，使其能达到

12条指令/时钟。 486以前的处理器执行一条指令是取得一个地址，再进行一个数据的输入叫自出，而486采用一种猝发式总线（BurstBus）的总线技术，使取得一个地址后，与该地址相关的历个字节数据可以进行输入/输出。有效地解决了微处理器同内存储器之间的数据交换问题。加上486内部集成有FPU（Floting Point Unit，浮点部件）和Cache（超高速缓冲存储器），CPU和FPU以及CPU和Cache之间都采用高速总线进行数据传送，使486CPU的处理速度以及486系统的处理速度都得到了极大的提高。

    80486基本上沿用了80386的体系结构，以保持同86系列微处理器在目标码级的兼容性。它由8个基本部件组成：总线接口部件、指令预取部件、指令译码部件、执行部件、控制部件、存储器管理部件以及超高速缓冲存储部件（hChe）和高性能浮点处理部件。其中后两个部件是在 80386的基础上为提高80486的性能而设计的。

    （1）高速缓冲存储器（Cache）。80486芯片内有一个指令和数据共用的8KB的4路组相连的高速缓存，具有约为92％的命中率。外部存储器和高速缓存之间采用成组传送方式，平均每个时钟周期可传送4字节。这样，对25MHz芯片的数据传送速率可达80MB／S。此外，80486的高速缓存还可采用 LRU（Least Recently Used，最近最少使用）法进行自动更新，也即最近使用过的指令或数据优先保留，而长期未用到的那些指令或数据被自动替换出来。这一机制也是80486高速缓存命中率较高的因素之一。

    （2）浮点部件（FPU）。80486芯片内部的浮点部件FPU使其直接具有浮点处理能力，从而缩短了CPU与FPU之间的通信时间，提高了浮点处理能力。

    80486的浮点部件由指令接口、数据接口、运算控制单元、浮点寄存器和浮点运算器组成，可以极高的速度进行单精度或倍精度的浮点运算，保持了同80386的二进制兼容性，且浮点处理指令也完全一致，而其浮点处理性能却是80387的28倍。

    此外，80486核心CPU设计的重点是减少每条指令的平均执行时钟数，对于使用频度较高的基本指令，由原来的微码控制改为接线逻辑直接控制，使指令的运行速度进一步提高。

    2.5.2   Pentium、Pentium Pro、MMX、Pentium Ⅱ和Pentium Ⅲ

    1．Pentium微处理器

    Pentium是Intel公司于1993年3月推出的第五代80X86系列微处理器，简称P5或80586，中文译名为“奔腾”。同80486相比，Pentium有如下重要改进：

    （1）超标量流水线。Pentium由“U”和“V”两条指令流水线构成超标量流水线结构，其中，每条流水线都有自己的ALU、地址生成逻辑和Cache接口。在每个时钟周期内可执行两条整数指令，每条流水线分为指令预取、指令译码、地址生成、指令执行和回写等五个步骤。当一条指令完成预取步骤时，流水线就可以开始对另一条指令的操作，极大地提高了指令的执行速度。

    （2）重新设计的浮点部件。Pentium的浮点部件在80486的基础上作了重新设计，其执行过程分为8级流水，使每个时钟周期能完成一个浮点操作（或两个浮点操作）。采用快速算法可使诸如ADD、MUL和LOAD等运算的速度最少提高3倍，在许多应用程序中利用指令调度和重叠（流水线）执行可使性能提高5倍以上。同时，用电路进行固化，用硬件来实现。

    （3）独立的指令Cache和数据Cache。Pentium片内有两个8KB的Cache——双路Cache结构，一个是指令Cache，一个是数据Cache。TLB（Translation Look-Aside Buffer，转换后备缓冲器）的作用是将线性地址转换成物理地址。这两种Cache采用32*8线宽，是对Pentium64位总线的有力支持。指令和数据分别使用不同的Cache，使Peniurm中数据和指令的存取减少了冲突，提高了性能。

     Pentium的数据Cache有两个接口，分别与U和V两条流水线相连，以便能在相同时刻向两个独立工作的流水线进行数据交换。当向已被占有满的数据Cache写数据时，将移走一部分当前使用频率最低的数据，并同时将其写回内存，这种技术称为Cache回写技术。由于CPU向Cache写数据和将Cache释放的数据写回内存是同时进行的，所以，采用Cache回写技术将节省处理时间。

    （4）分支预测。Pentium提供了一个称为BTB（Branch Target Buffer，分支目标缓冲器）的小Cache来动态地预测程序的分支操作。当某条指令导致程序分支时，BTB记忆下该条指令和分支目标的地址，并用这些信息预测该条指令再次产生分支时的路径，预先从该处预取，保证流水线的指令预取步骤不会空置。这一机构的设置，可以减少每次在循环操作时，对循环条件的判断所占用的CPU的时间。

    （5）采用64位外部数据总线。Pentium芯片内部ALU和通用寄存器仍是32位，所以还是32位微处理器，但它同内存储器进行数据交换的外部数据总线采用64位总线，两者之间的数据传输速度可达528MB／S。

    2．Pentium Pro微处理器

    Pentium Pro是Intel公司于1995年11月推出的80X86系列中又一个新品种，简称P6，中文名为“高能奔腾”。同Pentium芯片相比，Pentium Pro芯片增加了如下新的内容：

    （l）一个封装内安装两个芯片。Pentium Pro微处理器在一个封装内包含两个芯片，一

个是CPU内核，包括两个8KB的L1 Cache（一级高速缓存），集成度为550万个晶体管，另一个是L2 Cache（二级高速缓存）容量为256KB，集成度为1550万个晶体管。这一L2 Cache由全速总线同CPU内核相连，从而提高了程序的运行速度。

    （2）指令分解为微操作。Pentium Pro把CISC结构的指令分解为若干像RISC指令的微操作，使它能在流水线上并行地执行，以提高性能。这样既保持了同以往的80X86微处理器的兼容性，使80X86前期产品的庞大软件资源能在Pentium Pro上运行，同时又采用RISC技术提高了指令的运行速度。

    （3）乱序执行和推测执行。乱序执行是指不完全按程序规定的指令顺序依次执行；推测

执行是指遇到转移指令时，不等结果出来便先推测可能往哪里转移便提前执行。由于推测不一定全对，因而带有一定风险，又称为“风险执行”.乱序执行是Pentium Pro的一个极具生命力的特点，它同推测执行结合，允许CPU使指令流能最有效地利用内部资源。

    （4）超级流水线和超标量技术。Pentium Pro具有三路超标量结构，其并行执行指令的

能力优于Pentium芯片；同时Pentium Pro又具有14级超级流水线结构将任一条指令的全部执行分成一连串的指令步（这里分成14个指令步），这从另一个角度提高了处理器的并行处理能力。这两种“超”技术的结合，使Pentium Pro的性能得到极大的提高。

    3．Pentium MMX微处理器

    1997年1月9日，IntelP55C微处理器芯片正式推出，英文全称为Pentium with MMX或 Pentium MMX，中文名为“多能奔腾”。MMX是“Multi Media extension”的缩写，意为“多媒体扩展”。这是为提高PC机处理多媒体和通信能力而推出的新一代处理器技术，是对IA-32（Intel Architecture，32位Intel体系结构）指令系统的扩展，它通过在奔腾处理器中增加 4种新的数据类型、8个64位寄存器和57条新指令来实现的。

    多能奔腾中的MMX技术是Intel 80X86微处理器体系结构的重大革新，增加了很多的技术，主要是：

    （1）引入新的数据类型。多能奔腾定义了4种新的64位数据类型及其紧缩（又称“压缩”）表示，它们是紧缩字节（8个字节紧缩在一个64位数据中）、紧缩字（4个由紧缩在一个64位数据中）、紧缩双字（2个双字紧缩在一个64位数据中）和4字（一个64位信息）。而新增加的8个64位通用寄存器能够保存各类紧缩的64位数据。这对多媒体处理十分有用，例如处理一幅256级灰度的图像，由于图像像素数据通常以8位整数的字节表示，用MMX技术，8个这样的像素将紧缩为一个64位值并可移入一个MMX寄存器。当一条MMX指令执行时，它将从MMX寄存器中一次对所有8个像素值并行地完成其算术或逻辑操作，并将结果写入一个MMX寄存器，这样用MMX指令进行一次紧缩型字节操作，一次就相当于处理了8个像素。而且能在一个时钟周期内能执行2条指令，使多能奔腾的性能大大超过奔腾。

    实际上这是采用SIMD（单指令流多数据流）技术的结果。它能运用单条指令同时并行处理多个数据元素的特性，在一个周期内并行处理4种类型，最多8组的64位宽度的模拟／数字数据，诸如声音数据、图形和图像数据等模拟/数字的数据，使并行性进一步增强。

    （2）采用饱和运算。饱和运算也是MMX支持的一种新的运算，与常用的环绕处理相对比．可见饱和运算的优点所在。

    在常规的环绕处理中，上溢或下溢的结果均被截断，只有结果的低位（有效位）能被返回，忽略了进位。而在饱和运算中，上溢或下溢的结果被截取（饱和）至该类数据类型的最大值或最小值，见表2-18。例如，一个16位的大符号整数F000H+4000H，其和为13000H，由于保留结果的寄存器为16位，因此最高位“l”被截断。结果为3000H，小于任一个输入数，而饱和算法则不同，在饱和算法中若发生“上溢”，则保留结果为FFFF（16位整数的最大值），若发生“下溢”，则保留结果为0000H。这在图形学中很有用。比如，一个暗色多面体正在按黑色作浓淡处理，忽然间出现一个白色的像素，而饱和算法可以保证不会出现这样的问题。因为计算结果被限制在最大的黑色值，而不会溢出成白色。

         表2-18 饱和数值范围

（3）具有积和运算能力。在多媒体应用程序中，必须处理大量数据，矢量点积和矩阵乘法是处理图像、音频、视频数据的最基本算法，用多能奔腾中的PMAADDWD指令（紧缩字相乘并加结果，即“积和运算”）可以大大提高矢量点积的运算速度。这在音频和视频图像的压缩和解压缩中是经常用到的。

    4．Pentium Ⅱ微处理器

    1997年5月，Intel公司推出Pentium Ⅱ微处理器，简称PⅡ，中文名为“奔腾PⅡ”。

    “奔腾 Ⅱ”是 Intel公司P6级微处理器的第二代产品，它把多媒体增强技术（MMX技术）融合入高能奔腾处理器之中，使“奔腾Ⅱ”芯片既保持了“高能奔腾”原有的强大处理功能，又增强了PC机在三维图形、图像和多媒体方面的可视化计算功能和交互功能。从系统结构角度看，“奔腾Ⅱ”芯片采用了如下几种先进技术，使它在整数运算、浮点运算和多媒体信息处理等方面具有十分优异的功能。

    （1）多媒体增强技术（MMX技术），在“奔腾Ⅱ” 中采用了一系列多媒体增强技术：

①单指令、多数据流（SIMD，Single Instruction Multiple Daa）技术，使一条指令能完成多重数据的工作，允许芯片减少在视频、声音、图像和动画中计算密集的循环；②为针对多媒体操作中经常出现的大量并行、重复运算，新增加了57条功能强大的指令，用以更有效地处理声音、图像和视频数据。强大的MMX技术指令集充分利用了动态执行技术，在多媒体和通信应用中发挥了卓越的功能。

    （2）动态执行技术，为了帮助微处理器更有效地处理多重数据，提升软件的速度，“奔

腾Ⅱ”采用了由三种创新处理技巧结合的动态执行技术。这三种技巧是：①多分支跳转预测。使用一种多分支跳转预测的算法，当处理器读取指令时，也同时查看那些以前的指令，该技术增加了传送到处理器的数据流，能对数据流向事先做出考虑。②数据流分析。按一种最佳的顺序执行，使用数据流分析，处理器查看被译码的指令，决定是否符合处理条件或他们决定于其它指令。处理器然后决定最佳的处理顺序，以最有效的方法执行指令。③推测执行。通过预先查找程序计数器和执行那些可能会运行的指令，来增加被执行指令的数量。当处理同时执行5条指令时，便要用到“推测执行”，这使得“奔腾Ⅱ”微处理器的超计算能力能充分得到发挥，以最大限度地提高指令的并行程度，从而提高软件性能。动态执行技术允许微处理器预测指令的顺序，并排序。

    （3）双重独立总线结构（DIB，Dual Independent Bus），采用了上述两种技术后，使“奔腾Ⅱ”处理器具有很高的处理能力，但要发挥这一高性能还要求有很快的吞吐能力。而传统的CPU数据总线如图2-25所示。CPU通过1条数据总线同主存、二级Cache以及PCI相连，这里会出现两个问题，一是二级hChe受到处理器外部总线速度的限制；二是在任一时刻系统总线只允许一个访问使用。而“奔腾Ⅱ”处理器采用了双重独立总线结构，如图2-26所示。这是由两条总线组成的双重独立总线体系结构，一条是二级Cache总线，另一条是处理器工主存储器的系统总线，“奔腾Ⅱ”处理器可以同时使用这两条总线，使“奔腾Ⅱ”处理器的数据吞吐能力是单一总线结构处理器的2倍；同时，这种双重总线结构使“奔腾Ⅱ”处理器的一级Cache的运行速度达到奔腾处理器二级 Cache的 2倍多。随着“奔腾Ⅱ”处理器主频不断提高，二级Cache的速度也会随之升高。另外，流水线系统总线实现了同时并行事务处理。以取代单一顺序事务处理，加速了系统中的信息流，使总体性能得到提升，总之，这一切同双重独立总线体系结构的改进结合起来，提供3倍于单一总线体系结构处理器的带宽性能。

                  图2-25 传统的CPU数据总线                             图2-26 双重独立总线

    此外，“奔腾Ⅱ”处理器还采用了新的封装技术——SEC（Single Edge Contact，单边接触）插盒。SEC插金技术是先将芯片固定在基板上，然后用塑料和金属将其完全封装起来，形成一个SEC插盒封装的处理器，插盒内的基板上固定的芯片包括Pentium Ⅱ处理器核心，以及二级静态突发高速缓存RAM（安排在处理器核心左右各1个），这一SEC插盒通过Seot1插楷同主机相连。

    5.Pentium Ⅲ微处理器

    1999年2月，Intel公司发布了带有70条附加俘点多媒体指令的Pentium Ⅲ微处理器，简称PⅢ，中文名为“奔腾Ⅲ”。

    （1）带SEE指令集的Pentium Ⅱ处理器。最早推出的Pentium Ⅲ的主频为450MHz和500MHz，系统总线频率为100MHz，采用P6微结构，一级缓冲存储器为16KB指令Cache和16KB数据Cache，二级缓冲存储器为512KB，速度相当于CPU核心速度的一半；针对32位应用程序进行优化，采用双重独立总线，具有动态执行功能。其最大的特点是增加了70条SSE（Streaming SIMD Extensions，数据流单指令多数据扩展）指令集，原先称为“MMX2指令集”即“第二代多媒体扩展指令集”。Pentium Ⅲ原先称为“Katmai”。是属于Pentium Ⅱ中的一种新品种。

    Pentium Ⅲ芯片中的70条SSE指令可分为3类：

    ①内存连续数据流优化处理指令8条；

    ②SIMD（单指令多数据）浮点运算指令50条；

    ③新的多媒体指令12条。

    这些指令能增强音频、视频和3D图形处理能力。

    为配合SSE指令集，Pentium Ⅲ芯片增加了8个新的128位单精度寄存器（4*32位），能同时处理4个单精度浮点变量，可达到每秒20亿次的浮点运算速度。使Pentium Ⅲ芯片在三维图像处理、语言识别和视频实时压缩等方面的应用得到长足的进步。

    （2）新一代Pentium Ⅲ微处理器“Coppermine”。1999年10月25日，Intel公司又发布

了基于0.18μm技术制造的新一代Pentium Ⅲ微处理器，开发代号为“Coppermine”，该芯片最高主频达733MHz，可工作在133MHz外频（外部时钟频率）。

    Coppermine的主要特性为：

    ①内置工作在核心频率下的256KB二级缓存。

    ②采用0.18um的制造工艺，在106*106mm芯片上，集成了2800万个晶体管，而最早推出的Katmai在128*128mm芯片上，集成了900万个晶体管。Coppermine芯片可工作在1.1V～1.7V的电压下，发热量小，功耗低。

    ③采用先进的缓存转换架构，内置的二级Cache使用一条256位的宽带数据通路，相当于采用64位数据通路的片外二级tehe的4倍，每个时钟能转换32字节的二级缓存，使在处理器核心与二级Cache之间的理论数据带宽达11.2GB/s。

    ④采用先进的系统缓冲器，用6个填充缓冲器代替原先的4个填充缓冲器，用8条总线队列代替原先的4条总线队列，用4个回写缓冲器代替原先的1个，使Coppermine在133MHz时钟总线上运行时更具优势。

    ⑤采用适用于移动PC系统的Speedstep技术，这一技术可以使Coppermine降低运行速度和电压以降低电源功耗，延长运行时间，这对使用电池的移动式PC系统具有实用意义；而当使用外接电源时，则以全速与全电压方式运行，提高了系统的灵活性。

本文标签：串讲笔记

转载请注明：文章转载自（http://www.gdszkw.com）

本文地址：http://www.gdszkw.com/cj/8730.html